삼성, 올해 5나노 공정 확대 이어 내년 GAA로 3나노 공정 선점
TSMC "내년 3나노 반도체 대량양산 목표"…올해 시설투자↑
  • 사진=삼성전자 제공
[데일리한국 김언한 기자] 삼성전자의 파운드리(반도체 수탁생산) 경쟁사인 대만의 TSMC가 내년 3나노 반도체의 대량양산에 나설 것이란 의지를 재차 확인했다. 같은해 3나노 반도체 생산에 돌입할 계획인 삼성전자와 또 다시 격돌할 것으로 전망된다.

18일 업계에 따르면 최근 TSMC는 4분기 실적발표 이후 가진 콘퍼런스콜에서 올해 3나노 반도체의 위험생산(risk production)에 들어간 뒤 내년 하반기부터 대량양산에 나설 계획이라고 밝혔다.

고객사의 주문과 무관하게 회사가 자체적으로 시험양산을 하는 위험생산을 연내 시작한다. 3나노는 반도체의 회로 선폭이 3나노미터라는 의미다. 미국의 글로벌파운드리가 일찌감치 7나노 공정 진입을 포기함에 따라 반도체 초미세화 경쟁은 삼성과 TSMC간 경쟁으로 압축됐다.

삼성전자 또한 비슷한 시기에 3나노 반도체의 대량양산에 나선다는 계획이다. 지난해 11월 블룸버그통신 등 외신에 따르면 박재홍 삼성전자 파운드리사업부 부사장은 내년부터 3나노 반도체를 대량양산하겠다는 계획을 공식화했다.

하지만 삼성전자는 TSMC보다 한 발 앞서 반도체 소자의 구조 변화를 시도한다. 3나노 공정부터 게이트올어라운드(GAA) 기술을 도입하는 것이다. 삼성전자는 4나노 반도체까지는 극자외선(EUV) 공정과 핀펫(FinFET) 구조를 동시에 사용할 것으로 알려졌다.

핀펫과 GAA 등은 반도체 소자의 구조적 변화, EUV 노광공정은 초미세회로를 그리는 공정상의 변화로 구분된다. GAA는 게이트가 채널의 3면을 감싸고 있는 핀펫과 달리 채널의 4개면 모두를 감싸, 이를 통해 전류의 흐름을 높일 수 있는 기술이다.

  • 반도체 트랜지스터 구조의 차이를 보여주는 그래픽. 사진=삼성전자 제공
삼성전자는 기존 GAA 트랜지스터의 한계를 극복하기 위해 MBCFET(Multi Bridge Channel FET) 공정을 독자 개발했다. 삼성전자에 따르면 이 기술은 7나노 핀펫 공정과 비교해 칩 면적 45%, 소비전력은 약 50%를 줄일 수 있다.

김영우 SK증권 연구원은 지난해 보고서를 통해 "GAA가 MBCFET까지 발전을 할 경우, 전류차단 능력에서 핀펫은 GAA 대비 근본적인 한계를 보일 수밖에 없다"고 분석했다.

삼성전자가 내년 3나노 반도체의 본격 생산을 위해 EUV 공정과 함께 GAA 구조를 적용하면 기술적으로 TSMC를 뛰어넘는 전환점이 될 것이란 관측이 나온다. 업계에선 TSMC가 2나노부터 GAA 구조를 적용할 가능성이 높다고 판단한다.

TSMC는 3나노 반도체까지는 기존 핀펫 구조를 사용할 것으로 전망된다. 또 TSMC는 2024년 GAA 구조로 2나노 반도체를 양산할 계획을 밝힌 바 있지만 시기가 앞당겨질 가능성이 없지 않은 것으로 분석된다.

TSMC는 최근 콘퍼런스콜에서 올해 캐펙스(설비투자) 규모가 250억∼280억달러(약 27조∼31조원)에 달할 것이라고 발표했다. 이는 지난해 집행한 172억달러보다 최소 45% 이상 많은 것이다. TSMC는 이와 관련해 올해 설비투자의 80%를 선단공정에 사용할 것이라고 밝혔다.

업계 관계자는 "삼성전자가 3나노 반도체부터 GAA 구조를 적용할 경우 파운드리 경쟁사인 TSMC보다 기술적으로 앞서 가는 변화가 나타날 수 있다"며 "이에 따라 삼성은 올해 파운드리 투자를 크게 확대할 가능성이 높다"고 진단했다.

기자소개 김언한 기자 다른기사보기
데일리한국 뉴스스탠드
본 기사의 저작권은 한국미디어네트워크에 있습니다. 무단전재 및 재배포 금지
입력시간 : 2021/01/18 16:17:09 수정시간 : 2021/01/18 16:17:09
데일리한국 지사 모집